This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-226039

(43)公開日 平成4年(1992)8月14日


| (51) Int.Cl. ⁵ | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|---------------------------|--------------------|------------|----------|------------------------|
| H 0 1 L 21/336 | | | | |
| 29/784 | | 9171-4M | | |
| 21/20 21/268 | В | | | |
| 21/200 | Б | 9056-4M | พกาเ | 29/78 3 1 1 Y |
| | | 9030 — 4 M | | さ 請求項の数3(全 6 頁) 最終頁に続く |
| (21)出願番号 | 特顧平3−115464 | | (71) 出願人 | 00000044 |
| | | | | 旭硝子株式会社 |
| (22)出願日 | 平成3年(1991)4月19日 | | | 東京都千代田区丸の内2丁目1番2号 |
| | | | (72)発明者 | 增茂 邦雄 |
| (31)優先権主張番号 | 特願平2-120111 | | | 神奈川県横浜市神奈川区羽沢町1150番地 |
| (32)優先日 | 平2 (1990) 5 月11日 | ∄ | | 旭硝子株式会社中央研究所内 |
| (33)優先権主張国 | 日本(JP) | | (72)発明者 | 結城 正記 |
| | | | | 神奈川県横浜市神奈川区羽沢町1150番地 |
| | | | | 旭硝子株式会社中央研究所内 |
| | | | (74)代理人 | 弁理士 泉名 謙治 |
| | | | | |
| | | | | |
| | | | | |
| | | | | |

(54) 【発明の名称】 多結晶半導体薄膜トランジスタの製造方法及びアクテイプマトリツクス基板

(57) 【要約】

【目的】大面積のTFT基板を生産性良く製造することができる。

【構成】非単結晶半導体3上にゲート絶縁膜4・ゲート電極を形成し、このゲート電極をマスクとしてソース・ドレイン領域の非単結晶半導体3に不純物イオンを注入したのち、透明絶縁基板1の裏面よりレーザー光6を照射し、非単結晶半導体3を完全な溶融状態に至らしめることなく、ゲート電極下の該非単結晶半導体3の多結晶化又は結晶性向上、ソース・ドレイン領域の非単結晶半導体3の多結晶化及び活性化又は、結晶性向上及び活性化を同時に行う。



【特許請求の範囲】

【請求項1】透明絶縁基板上に形成された非単結晶半導 体をレーザー光によりビームアニールして多結晶化する 薄膜トランジスタの製造方法において、該非単結晶半導 体上にゲート絶縁膜・ゲート電極を形成し、該ゲート電 極をマスクとしてソース・ドレイン領域の該非単結晶半 導体に不純物イオンを注入したのち、該透明絶縁基板裏 面よりレーザー光を照射し、上記非単結晶半導体を完全 な溶融状態に至らしめることなく、該ゲート電極下の該 非単結晶半導体の多結晶化又は結晶性向上、ソース・ド 10 その上にソース及びドレインを形成する。 レイン領域の該非単結晶半導体の多結晶化及び活性化又 は、結晶性向上及び活性化を同時に行うことを特徴とす る多結晶半導体薄膜トランジスタの製造方法。

【請求項2】レーザービームの走査速度をピームスポッ ト径×5000/秒以上として、透明絶縁基板上の非単結晶 半導体を完全な溶融状態に至らしめることなく、多結晶 化させることを特徴とする請求項1の多結晶半導体薄膜 トランジスタの製造方法。

【請求項3】請求項1又は2の多結晶半導体薄膜トラン ジスタの製造方法を使用して製造されたアクティブマト リックス基板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は画像表示装置等の駆動に 使用される多結晶半導体薄膜トランジスタの製造方法等 に関するものである。

[0002]

【従来の技術】近年平面ディスプレイ等の画像表示素子 への応用を目的とした薄膜トランジスタ(TFT)の開 発が活発に行われている。多結晶半導体TFTは非晶質 30 半導体薄膜を用いた場合と比べ高性能・高信頼性等の長 所があるが、製膜に高温を要するという短所がある。そ こで、高温プロセスを経ずに多結晶半導体薄膜を得るこ とができるレーザー光照射による非晶質半導体薄膜の結 晶化技術の研究・応用が盛んに行われている。

【0003】また、TFTの動作速度を向上させるため にゲート・ドレイン間の寄生容量を減少させる試みが行 われているが、ソース電極(以下ソースという)・ドレ イン電極(以下ドレインという)をゲート電極(以下ゲ 効な方法である。

【0004】ソース・ドレイン領域をイオン注入法によ りゲートと自己整合的に形成するレーザーによる多結品 化TFTについて、図2に従って従来の製造方法を説明 する。図2(a)は、従来のTFTの製造方法の最初の 段階を示す断面図であり、図2(b)は、TFTの製造 方法の図2(a)に示す次の段階を示す断面図である。

【0005】絶縁基板21上にパッシペーション膜22、非 晶質半導体層23を積層し、レーザー光照射多結晶化を行 い、フォトリソグラフィーにより多結晶半導体港膜26の 50 ーション膜2を膜厚 $50\sim1000$ nmの範囲で形成する。その

パターンを形成、その上にゲート絶縁膜24、ゲートの電 極となる導電材料25を積層し、再びフォトリソグラフィ

ーによりゲートのパターンを形成、ゲート絶縁膜もゲー トと同じパターンにエッチングする。

としてに多結晶半導体層26に不純物イオンをドーピング し、不純物イオン活性化のための熱処理を行いソース・ ドレイン領域を形成する。さらに層間絶縁膜を堆積し、

【0006】ここでイオン注入法によりゲートをマスク

ソース・ドレイン領域上にコンタクトホールを形成し、

[0007]

【発明が解決しようとする課題】このような従来の熱処 理により不純物イオンの活性化を行う方法では、基板と してガラスなどの生産性の良い耐熱性の低い材料を用い た場合、不純物イオンの活性化に十分な高温で熱処理す ることができず、ソース・ドレイン領域の抵抗は十分に は下がらない。

【0008】また、十分な高温で熱処理するためには生 産性の悪い石英などの耐熱性の良い基板材料を用いなけ 20 ればならず、大面積の基板を使用することができない。 従って従来の方法では大面積ディスプレイを実現するこ と、あるいは大面積の基板から複数個の製品を製造しコ ストダウンを図ることができないという問題があった。 [0009]

【課題を解決するための手段】本発明は上記の問題点を 解決すべくなされたものであり、透明絶縁基板上に形成 された非単結晶半導体をレーザー光によりピームアニー ルして多結晶化する薄膜トランジスタの製造方法におい て、該非単結晶半導体上にゲート絶縁膜・ゲート電極を 形成し、該ゲート電極をマスクとしてソース・ドレイン 領域の該非単結晶半導体に不純物イオンを注入したの ち、該透明絶縁基板裏面よりレーザー光を照射し、上記 非単結晶半導体を完全な溶融状態に至らしめることな く、該ゲート電極下の該非単結晶半導体の多結晶化又は 結晶性向上、ソース・ドレイン領域の該非単結晶半導体 の多結晶化及び活性化又は、結晶性向上及び活性化を同 時に行うことを特徴とする多結晶半導体薄膜トランジス 夕の製造方法を提供するものである。

【0010】以下本発明を図面に従って説明する。

ートという)と自己整合的に形成する方法はきわめて有 40 図1(a)は、本発明の製造方法にかかる最初の段階を 示す断面図である。

> 図1(b)は、図1(a)の次の段階を示す断面図であ る。

> 図1 (c) は、本発明の最終段階を示す断面図である。 【0011】図1 (a), (b), (c) において、ま ず、ガラス、セラミック、プラスチック等の透明絶縁基 板1上にプラズマCVD、スパッタリング、減圧CV D, 常圧CVD等によりSIO , SIN 、SIO N 、TaO 等の単層または多層膜からなるパッシベ

上にシリコン(Si),ゲルマニウム(Ge)等の非単 結晶半導体たる非晶質半導体層3を膜厚10~500mm の範 囲で形成する。10mm以下は結晶性が悪く、TFTの電気 的特性が悪くなり、かつ、レーザーパワーの使用できる 範囲が狭くなる。また、 500mm以上は非晶質半導体層 3 がレーザー照射時に剥離し易くなり、好ましくない。望 ましい範囲は50~ 400nmである。

【0012】この非晶質半導体の替わりに粒径が50 µ m未満の微細な結晶粒子が含まれるいわゆる微結晶半導 体又は、多結晶半導体をも使用できる。多結晶半導体を 10 使用した場合は、後で行うレーザー照射により、結晶性 の向上を施し、TFTの電流増幅率の向上を行うもので ある。なお、本発明の説明に代表として非晶質半導体を 使用するが、本発明は非晶質半導体の替りに、微結晶半 導体、多結晶半導体を使用した場合にも適用可能であ

【0013】非晶質半導体として非晶質シリコンを用い た場合、その非晶質シリコンの水素含有量はレーザービ ームアニールの工程を安定に行うために約0.5~20 レーザーパワーの範囲が狭く非晶質シリコン膜が剥離し 易くなり、0.5原子%以下の場合には、より大きいレ ーザーパワーを必要とし、かつ、走査速度を低くしなけ ればならず生産性が悪い。より好ましくは1~10原子 **%である。**

【0014】このような非晶質シリコンはプラズマCV D法により350℃以上の基板温度で形成することがで きるし、スパッタリング法あるいはイオンクラスタービ ーム蒸着法により反応容器内の水素分圧を制御して形成 ができる。

【0015】またプラズマCVD法等で形成した水素含 有量約20原子%以上の非晶質シリコンを450℃以上 の温度で熱処理することにより水素を放出させ、含有量 約10原子%以下にして用いることもできる。また薄膜 トランジスタの閾値電圧を制御するため、非晶質半導体 中にホウ素(B)あるいはリン(P)などの不純物を数 十から数百PPM程度膜厚方向に均一あるいは不均一に 含んでいてもよい。

【0016】フォトリソグラフィーにより該非品質半導 40 体層3をパターン化し、その上にプラズマCVD、スパ ッタリング、減圧CVD, 常圧CVD等によりSIO , SiN 、SiO N 、TaO 等の単層または 多層膜からなるゲート絶縁膜4を形成する。更にその上 に真空蒸着法、スパッタリング法等によりクロム(C r), タンタル (Ta)、アルミニウム (A1) 等の単 **周または多周膜からなるゲート電極となるべきゲート材** 料を形成する。再びフォトリソグラフィーによりゲート のパターンにゲートの電極となる導体部分5を形成す る。ゲート絶縁膜4も必要に応じ、ゲートと同じパター 50 絶縁膜7を堆積し、ソース・ドレイン領域上にコンタク

ンに一部または全部エッチングする。

【0017】さらにイオン注入法によりゲートをマスク に非晶質半導体層3のソース・ドレイン領域になる部分 に、リン(P), ホウ素(B)、ヒ素(As)等の不純 物イオンを加速電圧1~100kVで5×10い~1× 1016個/cm² ドーピングする。このとき水素 (H)、 弗素(F)等のイオンが同時に注入されてもかまわない し、PH , B H , BF などの分子イオンが同時 に注入されてもかまわない。

【0018】ゲートをマスクとしたので、ゲートの下の 非晶質半導体3の部分には、P, B等がドープされない ために、ソース・ドレイン領域とゲートとの位置関係は 位置合わせ不要であり、必然的に(自己整合的に)決定 される。

【0019】ここで透明絶縁基板1裏面よりレーザー光 6を照射し、非晶質半導体層3の多結晶化と不純物イオ ンの活性化を同時に行う。レーザーとしては連続発振ア ルゴンイオンレーザー、クリプトンイオンレーザー、X e Clエキシマレーザー等が使用できるが、生産性、安 原子%の範囲が好ましい。20原子%以上は使用可能な 20 定性の点からアルゴンイオンレーザーを用いて高速走査 により行うことが望ましい。

> 【0020】ここで高速とは走査速度をピームスポット 径×5000/秒以上とすることとし、このとき非晶質半導 体は完全な溶融状態に至らしめられることなく多結晶化 する。このことは図3のようにレーザー光照射の前後で 半導体中のイオン分布が変化しないことによって示され る。

【0021】図3に、シリコン薄膜中の不純物(ホウ素 (B)) の深さ方向の濃度分布をSIMS(2次イオン することもできるし、減圧CVD法等でも形成すること 30 質量分析法)により測定した結果を示す。図3におい て、曲線(a)は非晶質シリコン中にB イオンを加速 電圧40KVで注入した後、全く熱処理も行わない状態 でのホウ素(B)の濃度分布である。曲線(b)はアル ゴンイオンレーザーでピーム径50μm、ピームエネル ギー8W、走査速度10m/sの条件で、アニール、多 結晶化した後のホウ素(B)の濃度分布を示す。

> 【0022】曲線(c)はパルスXeClエキシマレー ザーで 0.8 J / cm-2 のエネルギーでアニールし、多結 晶化した後ホウ素 (B) の濃度分布を示す。曲線 (c) では、シリコン中のSiが拡散しており、多結晶化時に シリコンが完全溶融していることがわかる。これに対し て曲線(b)は曲線(a)と比べてほとんど変化がな く、シリコンの溶融は起こっていないと考えられる。

【0023】レーザー光照射は大気中で行っても真空中 で行っても、あるいは窒素ガス、水素ガス等の雰囲気中 で行ってもよい。透明絶縁基板1を加熱あるいは冷却し てもよいが、アルゴンイオンレーザーの高速走査の場合 はこれらの条件の違いの影響は小さいので、生産性の観 点から大気中、室温で行うことが望ましい。さらに層間

トホールを形成し、その上にソース・ドレイン8を形成 する。

【0024】このようにして製造されたものは、P, B 等の不純物イオンがドーピングされた低抵抗の多結晶部 分9、10、多結晶半導体11を有し、ソース、ドレイン領 域として低抵抗な多結晶半導体を有するTFTとなる。 なお、多結晶半導体11の部分の領域をチャンネル領域と いうものとする。

【0025】本発明にかかるレーザービームの走査速度 は前述の如くピームスポット径×5000/秒以上とされ、 通常最大でもビームスポット径×500000/秒以下とされ る。なお、具体的には40m/秒以下とされることが好 ましい。これにより、非晶質半導体薄膜は完全な溶融状 態に至ることなく結晶化し、多結晶半導体薄膜とするこ とができる。

【0026】以下、その理由をレーザービームを走査照 射するときの非晶質半導体薄膜の変化の時のレーザーパ ワーとの関係から説明する。

【0027】まず、ある走査速度において照射レーザー 導体薄膜が結晶化を示し始めて多結晶半導体薄膜となる 第1のレーザーパワー閾値が現わる。 更にレーザーパワ ーを増加させると、ついに半導体薄膜が溶融状態に至 り、第2のレーザーパワー閾値が見出される。

【0028】安定して多結晶半導体薄膜とするために、 この第1、第2の両レーザーパワー閾値の間で照射レー ザーパワーを選択する必要がある。しかし、走査速度が 遅い場合、この両レーザーパワー閾値の間隔が小さくな り、更に遅くした場合には両閾値間に、安定して多結晶 半導体薄膜となすのに適したレーザーパワーの設定マー 30 ジンが存在しなくなる。これに対し、走査速度が速い場 合、遅い場合に比較してレーザーパワーの閾値は共に増 加し同時に間隔は開き、レーザーパワーの設定マージン が拡がる。本発明はこの走査速度をピームスポット径× 5000/秒以上とする。

【0029】ここで、走査速度の望ましい範囲がピーム スポット径との関係で存在する理由は、ピームスポット 径より充分に小さい被照射部分について見ると、ある走 査速度の場合照射速度がピームスポット径に比例し、照 射エネルギーがこの照射時間にほぼ比例するという関係 40 にあるからである。以上の理由から、走査速度は、ビー ムスポット径×5000/秒以上とされる。

【0030】これによって、非晶質半導体薄膜は完全な 溶融状態に至ることなく結晶化し、極く短時間のうち に、多結晶半導体薄膜となることができ、耐熱温度の低 い安価なガラス基板の使用が可能であり、かつ、基板サ イズの大型化も容易に対応可能である。

【0031】さらに、レーザーパワーの設定マージンが 広くなるので、温度制御が容易となり、かつ走査速度が 速いので生産性も向上する。なお、非晶質シリコン膜に 50 【0038】フォトリソグラフィーによりゲートのパタ

レーザービームを走査照射する際、非晶質半導体膜上に 予め酸化シリコン膜や窒化シリコン膜等の絶縁膜を形成 し、レーザービームの反射防止膜あるいは表面保護膜と して用いても良い。

6

[0032]

【実施例】以下、本発明を、実施例によってさらに詳し く説明する。

[実施例1] ガラス基板(旭硝子(株)製ANガラス) 上にプラズマCVD法により膜厚200nmのSiO に 10 よるパッシペーション膜および膜厚100mmのa-Si による非晶質半導体層をガラス基板の温度450℃で形 成した。

【0033】このa-Siの含有水素量は約5原子%で あった。次にフォトリソグラフィーによりa-Siを島 状にパターン化し、その上にプラズマCVD法により膜 厚200mmのSiONからなるゲート絶縁膜を300℃ にて堆積し、さらにゲート材料として膜厚150mmのC rを電子線加熱蒸着法により300℃で蒸着した。

【0034】フォトリソグラフィーによりゲートのパタ パワーを充分に小さい値から増加させるとき、非晶質半 20 ーンにゲートの電極となる導体部分を形成、ゲート絶縁 膜もゲートと同じパターンにエッチングした。さらにイ オン注入法によりゲートのCrをマスクにa-Siの島 のソース・ドレイン領域になる部分に、Pイオンを加速 電圧10kV、ドーズ量2×10¹⁵個/cm² の条件でド ーピングした。ここでガラス基板裏面より8Wのアルゴ ンイオンレーザー光を約50μm径に集光、照射し、a - S 1 の多結晶化と不純物イオンの活性化を同時に行っ た。このときのレーザー光の走査速度は13m/s (ビ ームスポット径の26×10(倍/秒)であった。

> 【0035】さらに層間絶縁膜として膜厚300nmのS iONを堆積し、ソース・ドレイン領域上にコンタクト ホールを形成し、その上にソース・ドレインの電極とな る導体部分を形成した。このようにして同一基板上に1 00個TFTを形成し、ソース・ドレイン領域の導電率 を測定した結果、100個すべてのTFTが、80Ω⁻¹ cm-1以上であった。

【0036】 [実施例2] ガラス基板 (コーニング社製 7059) 上にプラズマCVD法により膜厚200mmの SiO によるパッシベーション膜および膜厚200mm のa-Siによる非晶質半導体層を基板温度300℃で 形成した。

【0037】このa-Siの含有水素量は約18原子% であった。窒素気流中450℃にて30分間熱処理を行 い、a-Siの含有水素量は約10原子%に減少した。 フォトリソグラフィーによりa-Siを島状にパターン 化し、その上にプラズマCVD法により膜厚250nmの SIN からなるゲート絶縁膜を350℃にて堆積し、 さらにゲート材料として膜厚150nmのA1をスパッタ リング法により150℃で蒸着した。

ーンにゲートの電極となる導体部分を形成、ゲート絶縁 膜もゲートと同じパターンにエッチングした。さらにイ オン注入法によりゲートのAlをマスクにa-Slの島 のソース・ドレイン領域になる部分に、BF イオン (x=0~3) を加速電圧20kV、ドーズ量4×10 15個/cm² の条件でドーピングした。

【0039】ここでガラス基板裏面より9Wのアルゴン イオンレーザー光を約100μm径に集光、照射し、a - S I の多結晶化と不純物イオンの活性化を同時に行っ (ピームスポット径の12,000倍) であった。さらに層間 絶縁膜として膜厚300mのSiONを堆積し、ソース ・ドレイン領域上にコンタクトホールを形成し、その上 にソース・ドレインの電極となる導体部分を形成した。 このようにして同一基板上に100個TFTを形成し、 ソース・ドレイン領域の導電率を測定した結果、100 個すべてのTFTが、40Ω-1cm-1以上であった。

【0040】 [実施例3] a-Siの膜厚を50nm、3 00nm、400nmとし、他の条件はすべて実施例1、2 同じであった。

【0041】 [実施例4] a-S1膜の含有水素量を 4、6、8、10原子%とし、他の条件はすべて実施例 1、2と同一にしてTFTを製造した。結果は実施例 1、2と同じであった。

【0042】 [実施例5] レーザー照射直前のガラス基 板の温度を、10、30、50、80℃とし、他の条件 は実施例1、2と同一にしてTFTを製造した。結果は 実施例1、2と同じであった。

【0043】 [比較例] 以下、不純物イオンの活性化を 30 熱処理により行う比較例を説明する。ガラス基板(コー ニング社製7059) 上にプラズマCVD法により膜厚 200nmのS1O によるパッシペーション膜および2 00m厚のa-S1による非晶質半導体層を基板温度3 00℃で形成した。

【0044】このa-Siの含有水素量は約18%であ った。窒素気流中450℃にて30分間熱処理を行い、 a-Siの含有水素量は約10%に減少した。ここで6 Wのアルゴンイオンレーザー光を約50μm径に集光、 った後、フォトリソグラフィーによりpoly-Siを 島状にパターン化し、その上にプラズマCVD法により SiN 膜厚250mからなるゲート絶縁膜を350℃ にて堆積し、さらにゲート材料としてA1膜厚150mm をスパッタリング法により150℃で蒸着した。

【0045】フォトリソグラフィーによりゲートのパタ ーンにゲートの電極となる導体部分を形成、ゲート絶縁 膜もゲートと同じパターンにエッチングした。さらにイ オン注入法によりゲートのAlをマスクにpoly-S iの島のソース・ドレイン領域になる部分に、BF イ 50 【図1】(a)、(b)および(c)は、本発明の製造

オン (x=0~3) を加速電圧20kV、ドーズ量4× 10¹⁵/cm²の条件でドーピングした。

【0046】ここで不純物イオンの活性化のための熱処 理を300℃または400℃または550℃にて60分 間行った。さらに層間絶縁膜としてSION300nmを 堆積し、ソース・ドレイン領域上にコンタクトホールを 形成し、その上にソース・ドレインの電極となる導体部 分を形成した。

【0047】このようにして同一基板上に100個TF た。このときのレーザー光の走査速度は1.2m/s 10 Tを形成し、ソース・ドレイン領域の導電率を測定した 結果、300℃で活性化のための熱処理を行った基板は 約0. 5 Ω-1 cm-1 と不十分な導電率であった。400℃ で熱処理を行った基板では約4Ω-1cm-1で導電率はまだ 不足であり、またAIの配線が熱によりダメージを受け いわゆるヒロックを発生していた。

【0048】550℃で熱処理した基板では約40Ω-1 cm-1と導電率はかなり良好であったが、Alの損傷は更 に激しく一部断線した部分もあった。またこの温度では 熱処理によるガラス基板の収縮・変形も大きく、100 と同一にしてTFTを製造した。結果は実施例1、2と 20 mmに対して約4 μm 収縮しており、より大きなガラス 基板を使用することは不可能と考えられる。

[0049]

【発明の効果】本発明は基板裏面よりレーザー光照射す ることによりチャネル領域の多結晶化、ソース・ドレイ ン領域の多結晶化・活性化を同時に行うものであるた め、従来の熱処理による活性化の場合とくらべてソース ・ドレイン領域の導電率を大きく向上させることができ

【0050】たとえばPイオンを注入したn型の場合従 来の熱処理 (500℃1時間) では導電率70⁻¹cm⁻¹程 度であるのに対し、本発明のレーザー光照射による方法 によれば約80Ω-1cm-1と1桁以上向上させることがで きた。これによりトランジスタのオン電流が増加しオフ 電流は変化しないため、TFTの駆動能力が増大し、ア クティブマトリクスの走査線数を増加させることがで き、より精細なディスプレイを製造することができる。

【0051】また熱処理を行わないため、生産性の良 い、耐熱性の低いガラス基板等を使用でき、大面積の基 板を使用することができ、大面積ディスプレイを実現す 走査速度13m/sで照射し、a-S1の多結晶化を行 40 ること、あるいは大面積の基板から複数個の製品を製造 しコストダウンを図ることができるようになった。また 熱処理を行わないため低融点低抵抗のAlを配線材料と して用いることができ、大面積ディスプレイの配線抵抗 の増大の問題も解決できる。

> 【0052】更に本発明の製造方法ではチャネル部分の 多結晶化も同時に行うため、工程数の点でも従来法より ソース・ドレイン領域活性化のための熱処理の分だけ減 少させることができるという効果も認められる。

【図面の簡単な説明】


方法の、それぞれ最初の段階、次の段階、および最終段階を示す断面図。


【図2】 (a) および (b) は、従来のTFTの製造方法の、それぞれの最初の段階および次の段階を示す断面™

【図3】レーザー光照射前後のシリコン蔣膜中の不純物 イオン分布を示す特性図。 【符号の説明】


- 1 透明絶縁基板
- 2 パッシベーション膜
- 3 非晶質半導体層
- 4 ゲート絶縁膜
- 5 ゲートの電極になる導体部分
- 6 レーザー光

[図1]






【図3】



【図2】

10



フロントページの続き

(51) Int. Cl. 5 H O 1 L 27/12 識別記号 庁内整理番号 R 8728-4M FΙ

技術表示箇所

PAT-No:

JP404226039A

DOCUMENT-IDENTIFIER: JP 04226039 A

TITLE:

MANUFACTURE OF POLYCRYSTALLINE SILICON

THIN-FILM

TRANSISTOR, AND ACTIVE MATRIX SUBSTRATE

PUBN-DATE:

August 14, 1992

INVENTOR-INFORMATION:

NAME

MASUSHIGE, KUNIO YUKI, MASAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

ASAHI GLASS CO LTD

N/A

APPL-NO: JP03115464

APPL-DATE: April 19, 1991

INT-CL (IPC): H01L021/336, H01L029/784 , H01L021/20 ,

H01L021/268 , H01L027/12

ABSTRACT:

PURPOSE: To produce a large-area TFT substrate with good productivity.

CONSTITUTION: A gate insulator 4 and a gate electrode are formed on a non-

single-crystal semiconductor 3, and this gate electrode is used as a mask to

implant impurity into the semiconductor 3 for source and drain regions. Then,

a laser beam 6 is applied on the back surface of a transparent

substrate 1 so

that, though the semiconductor 3 is not perfectly melted, it can

polycrystalline or improved in crystallinity under the gate electrode, while it

can be polycrystalline and activated, or activated and improved in

crystallinity, in the source and drain regions.

COPYRIGHT: (C)1992, JPO&Japio